EP2A25F672I7N vs EP2A25F672I-9 Comparação
Comparação detalhada lado a lado de EP2A25F672I7N por Intel e EP2A25F672I-9 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP2A25F672I7N | EP2A25F672I-9 |
|---|---|---|
| Marca | Intel | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | NRND | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $175,00 | $195,00 |
| Family | APEX II | APEX II |
| Logic Elements (Cells) | 24,320 | — |
| Typical Gate Count | 900,000 | — |
| Maximum Internal Frequency | 500 MHz | — |
| Process Technology | 0.15 µm CMOS | 0.18 µm CMOS |
| Core Supply Voltage | 1.5 V | — |
| Encapsulamento | 672-ball FC-FBGA | 672-pin FCBGA (FineLine BGA) |
| Pin/Ball Count | 672 | — |
| Tipo de montagem | Surface Mount (BGA) | Surface Mount (BGA) |
| Operating Temperature Grade | Industrial (I) | Industrial (-40 °C to +100 °C junction) |
| Speed Grade | 7 | -9 |
| Configuration Interface | JTAG (IEEE 1149.1), Passive Serial, Fast Passive Parallel | — |
| Design Software | Quartus II | — |
| Status RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Status do ciclo de vida | Not Recommended for New Designs (NRND) | — |
| Logic Elements (typical) | — | 25,000 |
| Maximum System Gates | — | [DATA_NEEDED: maximum system gates] |
| Embedded System Blocks (ESB) Memory | — | 1,125 Kbits |
| Maximum User I/O Pins | — | [DATA_NEEDED: maximum user I/O pins] |
| Number of PLLs | — | 4 |
| Core Voltage | — | 1.5 V / 1.8 V (speed-grade dependent) |
| Nível de sensibilidade à umidade (MSL) | — | 3 (per Vyrian listing) |
| Peak Reflow Temperature | — | 220 °C (per Vyrian listing) |
| Configuration Method | — | JTAG / serial configuration EPROM |
| Supported I/O Standards | — | LVTTL, LVCMOS, LVDS, PCI |
| Legacy Status | — | Obsolete - consult Altera / Intel FPGA archive for documentation |