EP610DC-10 vs EP610IDC-10 Comparação

Comparação detalhada lado a lado de EP610DC-10 por Intel e EP610IDC-10 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP610DC-10 EP610IDC-10
Marca Intel Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $7,95 $8,85
Device Family Altera Classic EPLD Altera Classic EPLD
Macrocells 16 —
Maximum Pipelined Data Rate 100 MHz —
Pin-to-Pin Propagation Delay (tpd) 10 ns —
Speed Grade -10 —
Encapsulamento 24-pin CDIP (Ceramic DIP, windowed) —
Tipo de montagem Through-Hole Through-hole
Technology CMOS, EPROM-based (UV-erasable) CMOS, UV-erasable (windowed ceramic)
Tensão de alimentação 5 V (single supply) —
Temperatura de operação 0C to +70C (commercial) —
I/O Pins [DATA_NEEDED: exact I/O count for CDIP-24 variant] 20
Logic Elements 16 macrocells (programmable AND/OR array) —
Configuration Memory UV-erasable EPROM —
Reprogrammable Yes (UV erase window on package) —
Status RoHS [DATA_NEEDED: not stated in verified web data] [DATA_NEEDED: RoHS status of CDIP-10 variant]
Logic Capacity — 300 usable gates
Macrocell Count — 16 macrocells
Pin-to-Pin Logic Delay (tpd) — 10 ns
Maximum Counter Frequency (fCNT) — 100 MHz
Supply Voltage (VCC) — 5 V (nominal)
I/O Logic Compatibility — 100% TTL emulation
Package Type — 24-pin Ceramic DIP (CDIP)
Dedicated Inputs — 4
Faixa de temperatura de operação — 0 °C to +70 °C (commercial)
Programmable Interconnect — Yes (on-chip)
In-System Programmability — Yes (via MAX+PLUS II)
Boundary-Scan Test — Yes (per device documentation)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação