EP910IPC-15 vs EP910DC-35 Comparação

Comparação detalhada lado a lado de EP910IPC-15 por Altera e EP910DC-35 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910IPC-15 EP910DC-35
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $7,95 $10,95
Device Family Altera Classic EPLD (EP910 series) —
Product Type Erasable Programmable Logic Device (EPLD) —
Architecture PAL-type, CMOS PAL-type sum-of-products AND-OR array
Macrocells 24 24
Dedicated Inputs 12 12
I/O Pins 24 24
Product Terms 240 240
External Clocks 2 —
Propagation Delay (tPD) 15 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V —
Temperatura de operação 0C to +70C (commercial, IPC suffix) 0 °C to +70 °C (commercial)
Encapsulamento PDIP-40 (Plastic DIP, 40-pin) 40-pin CDIP (Ceramic DIP) with quartz window
Tipo de montagem Through-Hole —
Process Technology CMOS —
Programming Method JEDEC fuse map via Altera EPLD programmer JEDEC fuse map via device programmer; UV erase
Contagem de pinos 40 —
Status RoHS [DATA_NEEDED: rohs status not confirmed in verified data] Non-compliant (ceramic DIP with Pb-bearing lead finish)
Device Type — UV-Erasable CMOS PLD (PAL-type)
Family — Classic EPLD EP910
Usable Gates — 900 gates
Total Inputs — 36
Propagation Delay (tpd) — 35 ns
Frequência máxima de clock — 37 MHz (typical, internal)
Supply Voltage (Vcc) — 4.75 V to 5.25 V (5 V nominal)
Lead Pitch — 2.540 mm
Termination Style — Through-Hole
Technology — CMOS, UV-erasable EPROM cell
Lifecycle — Obsolete / last-time-buy from authorized distributors

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação