EP910PI-15T vs EP910PI-12T Comparação

Comparação detalhada lado a lado de EP910PI-15T por Altera e EP910PI-12T por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910PI-15T EP910PI-12T
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $10,95 $9,95
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD (EP910 series) Altera Classic EPLD
Macrocells 24 24
Dedicated Inputs 12 12
I/O Pins 24 24
Logic Blocks 6 LABs of 4 macrocells each (Classic architecture) —
Tensão de alimentação 4.5 V to 5.5 V (5 V nominal) —
Propagation Delay (tPD) 15 ns max (speed grade -15) 12 ns
Technology CMOS EEPROM (electrically erasable) —
Encapsulamento 40-pin PDIP (Plastic DIP, R-PDIP-T40) 40-pin PDIP (Plastic DIP)
Tipo de montagem Through-Hole —
Output Drive Current [DATA_NEEDED: per-pin DC output current, mA] —
Temperatura de operação [DATA_NEEDED: industrial/commercial temp range] 0C to +70C (commercial)
Programming JEDEC-standard, serial/parallel programmer —
Status RoHS [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP] Non-compliant (legacy PDIP package, contains lead)
Maximum Operating Frequency — 76.9 MHz
Logic Gates — [DATA_NEEDED: logic gate count]
Supply Voltage (VCC) — 5 V (4.75 V min, 5.25 V max)
External Clock Inputs — 2
Outputs — 24
Terminals / Pin Count — 44 (PDIP-40 package pinout with NC pins)
Process Technology — CMOS
Programmable Technology — UV-erasable EPROM
Programming Interface — JEDEC-standard
Status do ciclo de vida — NRND / EOL (mature legacy product)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação