EPM3128ATC100-5 vs EPM3128ATI100-5N Comparação

Comparação detalhada lado a lado de EPM3128ATC100-5 por Intel e EPM3128ATI100-5N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3128ATC100-5 EPM3128ATI100-5N
Marca Intel Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $15,43 $11,45
Series MAX 3000A —
Family CPLD - MAX 3000A MAX 3000A
Macrocells 128 128
Usable Gates 2,500 —
User I/Os 80 —
Dedicated Inputs 4 —
Pin-to-Pin Delay (tpd) 5 ns (commercial); 7.5 ns —
Maximum Frequency (fCNT) 192.3 MHz —
Supply Voltage (VCCINT/VCCIO) 3.3 V —
Output Drive Voltage 2.5 V or 3.3 V (programmable) —
Input Tolerance 2.5 V, 3.3 V, 5.0 V tolerant —
Program Memory Type EEPROM —
In-System Programmability Yes, IEEE Std. 1532 compliant —
JTAG Boundary Scan Yes, IEEE Std. 1149.1 —
Temperatura de operação 0 °C to 70 °C (Commercial) -40C to +85C (Industrial)
Encapsulamento 100-pin TQFP (Fine Line) 100-pin TQFP
Tipo de montagem Surface Mount Surface Mount
Logic Family CMOS —
Status RoHS [DATA_NEEDED: RoHS status] Compliant (lead-free TQFP package)
Process Technology CMOS EEPROM —
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 8 (16 macrocells per LAB)
User I/O Pins — 80
Pin-to-Pin Delay (tPD) — 5.0 ns
Supply Voltage (VCCINT) — 3.3 V
I/O Standard — 3.3 V LVCMOS / LVTTL, 5.0 V tolerant inputs
Programming Method — In-System Programmable via IEEE Std. 1532 (JTAG)
Configuration Memory — Non-volatile EEPROM
JTAG Support — IEEE 1149.1 boundary scan

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação