EPM5032JC25 vs EPM5064JC Comparação

Comparação detalhada lado a lado de EPM5032JC25 por Altera e EPM5064JC por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5032JC25 EPM5064JC
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $23,95 $7,10
Family MAX 5000 MAX 5000
Device EPM5032 —
Logic Elements 32 macrocells —
Propagation Delay (tPD) 25 ns —
Maximum Internal Frequency 62.5 MHz —
Product Terms 320 —
Flip-Flops 32 —
Dedicated Inputs 7 —
Bidirectional I/O Pins 16 —
Total Inputs to Array 24 —
Número de saídas 16 —
Architecture PAL-type macrocells with global Programmable Interconnect Array (PIA) —
Technology CMOS EPROM, UV-erasable (windowed) / OTP —
Tensão de alimentação 5 V (TTL-level I/O) —
Encapsulamento 28-pin PLCC (JC) 68-pin PLCC (JEDEC)
Tipo de montagem Surface Mount Surface Mount (socketed)
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance]
Device Type — EPLD (Erasable PLD)
Macrocells — 64
Usable Gates — 1,250 (approx.)
Logic Array Inputs — 36
Logic Array Outputs — 64
Supply Voltage (VCC) — 5 V (typical, 4.75 V - 5.25 V range)
I/O Logic Level — TTL / CMOS compatible
Configuration Memory — EPROM (UV-erasable window or OTP)
Temperatura de operação — [DATA_NEEDED: operating temperature grade]
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: specific tPD grade value]
Maximum Frequency (fMAX) — [DATA_NEEDED: fCNT grade value]
Lead-Free — [DATA_NEEDED: lead-free status]
Nível MSL — [DATA_NEEDED: MSL rating]
Programming Tool — Altera MAX+PLUS II / Quartus II (legacy device support)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação