EPM5192AGC-15 vs EPM5192-1LC Comparação

Comparação detalhada lado a lado de EPM5192AGC-15 por Altera e EPM5192-1LC por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192AGC-15 EPM5192-1LC
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $27,80 $19,40
Product Type EPLD (Erasable Programmable Logic Device) —
Series MAX 5000 —
Macrocells 192 192
Logic Array Blocks 16 (typical for 192-macrocell MAX 5000) —
Maximum User I/O Pins 64 —
Dedicated Inputs 7 —
Total Inputs 72 —
Propagation Delay (tPD) 15 ns (pin-to-pin, -15 speed grade) —
Supply Voltage (VCC) 5 V —
Technology CMOS, UV-erasable EPROM —
Encapsulamento Ceramic Pin Grid Array (PGA) 64-pin Ceramic J-Lead Chip Carrier (LC)
Programming Method UV erase + EPROM program (via Altera programmer) —
Temperatura de operação [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Status RoHS [DATA_NEEDED: RoHS status - legacy ceramic PGA typically non-compliant] Non-compliant (ceramic windowless package, lead-bearing termination)
Status do ciclo de vida Obsolete / Last Time Buy (per Altera legacy product list) —
Family — MAX 5000
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 3,750
Logic Array Blocks (LABs) — 4
User I/O Pins — 64
Maximum Operating Frequency — 62.5 MHz
Propagation Delay (tpd) — [DATA_NEEDED: -1 speed grade tpd in ns]
Tensão de alimentação — 5 V
Process Technology — UV EPROM, erasable windowless
Programmable Interconnect — PIA (Programmable Interconnect Array)
JTAG Boundary Scan — IEEE 1149.1 compliant
Tipo de montagem — Surface Mount

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação