EPM5192AGC84-20 vs EPM5192ALC84-15 Comparação

Comparação detalhada lado a lado de EPM5192AGC84-20 por Altera e EPM5192ALC84-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192AGC84-20 EPM5192ALC84-15
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $41,20 $13,20
Product Type Complex Programmable Logic Device (CPLD) —
Family MAX 5000 —
Macrocells 192 192
User I/O Pins 64 64
Dedicated Inputs 7 7
Logic Gates (typical) [DATA_NEEDED: typical gate count] —
Maximum Clock Frequency (fMAX) 66.7 MHz —
Pin-to-Pin Delay (tPD) 20 ns —
Speed Grade -20 —
Encapsulamento 84-pin Ceramic Pin Grid Array (CPGA, WPGA) 84-pin PLCC (QCCJ, J-bend ceramic)
Package Code WPGA QCCJ
Erasure Method UV-Erasable (with OTP window) —
Process Technology CMOS CMOS (EPROM-based)
Operating Temperature Grade Commercial Commercial
Tensão de alimentação [DATA_NEEDED: VCC range] —
I/O Standard 5V CMOS / TTL compatible —
Status RoHS [DATA_NEEDED: RoHS compliance] —
Tipo de montagem Through-Hole (Pin Grid Array socket) —
Device Family — MAX 5000 (EPM5192)
Device Type — CPLD / UV-Erasable / OTP Complex PLD
Propagation Delay (tPD) — 15 ns
Propagation Delay (Industry Variant) — 25 ns (per MicrochipUSA listing)
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Programmability — UV-erasable window / OTP
Terminal Form — J-BEND
Package Shape — SQUARE
Architecture — Programmable Logic Array + Macrocell Registers + PIA interconnect

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação