EPM9400LC84-20 vs EPM9320LC84-20 Comparação

Comparação detalhada lado a lado de EPM9400LC84-20 por Altera e EPM9320LC84-20 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9400LC84-20 EPM9320LC84-20
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $38,50 $9,75
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Architecture Multiple Array Matrix (MAX), 3rd generation, EEPROM-based Multiple Array MatriX (MAX), 3rd generation
Macrocells 400 320
Usable Gates 8,000 (6,000 to 12,000 typical range) —
Flip-Flops 580 —
Maximum User I/O 55 —
Pin-to-Pin Propagation Delay 20 ns (speed grade -20) —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCCINT) 5 V —
I/O Voltage (VCCIO) 3.3 V or 5 V (configurable) —
In-System Programming Yes (IEEE 1149.1 JTAG) —
Encapsulamento 84-pin PLCC (Plastic Leaded Chip Carrier) PLCC-84 (Plastic Leaded Chip Carrier)
Process Technology CMOS EEPROM —
Temperatura de operação Commercial (0C to +70C) - assumed from -20 speed grade 0 C to 70 C
Tipo de montagem Surface Mount (PLCC socket or SMT land pattern) —
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
User I/Os — 60
Logic Family — CMOS (EEPROM-based)
Pins — 84
Propagation Delay (tPD) — 16 ns
Internal Counter Frequency — 118 MHz
Tensão de alimentação — 5.0 V
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Dedicated Inputs — 4 (global clock / clear / OE)
PCI Compliance — PCI Local Bus Specification Rev. 2.2

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação