EPM9400LC84-20 vs EPM9400LC84-15 Comparação

Comparação detalhada lado a lado de EPM9400LC84-20 por Altera e EPM9400LC84-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9400LC84-20 EPM9400LC84-15
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $38,50 $23,10
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture Multiple Array Matrix (MAX), 3rd generation, EEPROM-based —
Macrocells 400 —
Usable Gates 8,000 (6,000 to 12,000 typical range) 8,000
Flip-Flops 580 —
Maximum User I/O 55 —
Pin-to-Pin Propagation Delay 20 ns (speed grade -20) —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCCINT) 5 V —
I/O Voltage (VCCIO) 3.3 V or 5 V (configurable) —
In-System Programming Yes (IEEE 1149.1 JTAG) —
Encapsulamento 84-pin PLCC (Plastic Leaded Chip Carrier) 84-pin PLCC
Process Technology CMOS EEPROM —
Temperatura de operação Commercial (0C to +70C) - assumed from -20 speed grade 0C to +70C (Commercial)
Tipo de montagem Surface Mount (PLCC socket or SMT land pattern) Surface Mount
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Macro Cells — 400
Logic Array Blocks — 25
Maximum User I/Os — 59
Maximum Operating Frequency — 117.6 MHz
Speed Grade — -15 (15 ns pin-to-pin delay)
Core Supply Voltage (VCCINT) — 5.0 V
Input Logic Compatibility — TTL, 3.3 V and 5.0 V tolerant
Configuration Memory — EEPROM (non-volatile, in-system programmable)
JTAG Interface — IEEE Std. 1149.1 compliant (ISP)
Minimum VCCINT — 4.75 V
Programming Method — In-System Programmable via JTAG

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação