EPM9560RI208-10N vs EPM9320RI208-20N Comparação

Comparação detalhada lado a lado de EPM9560RI208-10N por Altera e EPM9320RI208-20N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560RI208-10N EPM9320RI208-20N
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $61,75 $0,00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Architecture CMOS EEPROM-based Multiple Array MatriX (MAX) —
Usable Gates 12,000 —
Macro Cells 560 —
Register Bits 12,160 —
User I/Os 212 —
Pin-to-Pin Delay 10 ns (speed grade -10) —
Maximum Frequency 100 MHz to 125 MHz —
Tensão de alimentação 5 V —
Encapsulamento 208-pin RQFP (PQFP) 208-pin PQFP (Plastic Quad Flat Pack)
Temperatura de operação -40C to +85C (Industrial grade, "RI" suffix) —
Programming Method In-system via IEEE 1149.1 (JTAG) —
Nível MSL 3 (168 Hours) —
Status RoHS ROHS3 Compliant (per fpgalink) [DATA_NEEDED: RoHS status]
Configuration Memory On-chip EEPROM (non-volatile) EEPROM (non-volatile)
Device Family — MAX 9000 (EPM9320)
Logic Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macrocells — 320
Flip-Flops — 484
Propagation Delay (tPD) — 20 ns
Supply Voltage (VCC) — 5.0 V
I/O Voltage Tolerance — 3.3 V or 5 V configurable
Package Lead Pitch — 0.500 mm
Number of Terminals — 208
Faixa de temperatura de operação — -40C to +85C (Industrial)
In-System Programmability — Yes, 5.0 V ISP via JTAG
JTAG Interface — IEEE Std. 1149.1 compliant
Dedicated Input Pins — 4 (low-skew global distribution)
Minimum DC Input on I/O Pins — -0.5 V
Minimum DC Input on Dedicated Inputs — -0.3 V
Input Undershoot/ Overshoot — -2.0 V / 7.0 V for <20 ns (no-load)
Tipo de montagem — Surface Mount

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação