EPM9560WC208-15 vs EPM9560WC208 Comparação
Comparação detalhada lado a lado de EPM9560WC208-15 por Altera e EPM9560WC208 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM9560WC208-15 | EPM9560WC208 |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | NRND |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $105,00 | $125,00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | EE PLD (Electrically Erasable Programmable Logic Device) | EE Programmable Logic Device (CPLD) |
| Technology | CMOS | — |
| Macrocells | 560 | 560 |
| Logic Array Blocks (LABs) | 35 | 35 |
| Flip-Flops | 772 | 772 |
| User I/O Pins (max) | 149 | — |
| Frequência máxima de clock | 117.6 MHz | 117.6 MHz |
| Propagation Delay (tPD) | 16.6 ns | — |
| Speed Grade | -15 | — |
| Supply Voltage - I/O | 3.3 V or 5.0 V (configurable) | — |
| Encapsulamento | 208-pin CQFP (Ceramic Quad Flat Pack) | 208-pin CQFP (Ceramic Quad Flat Pack) |
| Terminal Pitch | 0.50 mm | 0.50 mm |
| Tipo de montagem | Surface Mount | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1 boundary scan) | IEEE 1149.1 JTAG |
| Status RoHS | RoHS3 Compliant (per third-party listings) | [DATA_NEEDED: RoHS compliance] |
| Maximum User I/O | — | 149 |
| Propagation Delay (tpd, -15 grade) | — | 16.6 ns |
| Tensão de alimentação | — | 3.3 V or 5 V |
| Process Technology | — | CMOS, electrically erasable |
| Configuration Memory | — | Non-volatile EE (instant-on) |
| Hot Socketing Support | — | Yes |
| Nível MSL | — | [DATA_NEEDED: MSL level] |