EPM9560WC208-15 vs EPM9560WC208 비교
다음의 상세 나란히 비교: EPM9560WC208-15 제조: Altera 및 EPM9560WC208 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EPM9560WC208-15 | EPM9560WC208 |
|---|---|---|
| 브랜드 | Altera | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | Obsolete | NRND |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $105.00 | $125.00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | EE PLD (Electrically Erasable Programmable Logic Device) | EE Programmable Logic Device (CPLD) |
| Technology | CMOS | — |
| Macrocells | 560 | 560 |
| Logic Array Blocks (LABs) | 35 | 35 |
| Flip-Flops | 772 | 772 |
| User I/O Pins (max) | 149 | — |
| 최대 클록 주파수 | 117.6 MHz | 117.6 MHz |
| Propagation Delay (tPD) | 16.6 ns | — |
| Speed Grade | -15 | — |
| Supply Voltage - I/O | 3.3 V or 5.0 V (configurable) | — |
| 패키지 | 208-pin CQFP (Ceramic Quad Flat Pack) | 208-pin CQFP (Ceramic Quad Flat Pack) |
| Terminal Pitch | 0.50 mm | 0.50 mm |
| 실장 유형 | Surface Mount | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1 boundary scan) | IEEE 1149.1 JTAG |
| RoHS 상태 | RoHS3 Compliant (per third-party listings) | [DATA_NEEDED: RoHS compliance] |
| Maximum User I/O | — | 149 |
| Propagation Delay (tpd, -15 grade) | — | 16.6 ns |
| 공급 전압 | — | 3.3 V or 5 V |
| Process Technology | — | CMOS, electrically erasable |
| Configuration Memory | — | Non-volatile EE (instant-on) |
| Hot Socketing Support | — | Yes |
| MSL 레벨 | — | [DATA_NEEDED: MSL level] |