EP1810LC-25 vs EP1810LC-30 Сравнение

Подробное сравнение бок о бок EP1810LC-25 от Altera и EP1810LC-30 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EP1810LC-25 EP1810LC-30
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $8,40 $9,95
Product Family Altera Classic EPLD —
Part Number EP1810LC-25 —
Macrocells 48 48
Propagation Delay (tPD) 25 ns —
Dedicated Inputs 12 —
I/O Pins 48 —
External Clock Inputs 4 —
Supply Voltage (VCC) 5 V (TTL-compatible) —
Operating Mode Turbo-only (no slow-power mode) —
Корпус 68-pin JLCC (J-leaded ceramic chip carrier) JLCC-68 (68-pin J-Lead ceramic chip carrier)
Package Code LC = 68-pin JLCC —
Тип монтажа Surface Mount —
Technology CMOS EPLD (erasable programmable logic device) CMOS, low-power (LC)
Programmable Interconnect Global + Local buses —
Programming Method Altera Classic programmer + MAX+PLUS II legacy flow —
Статус жизненного цикла Obsolete (legacy Altera Classic family) —
Статус RoHS [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] unknown (legacy ceramic package)
Рабочая температура [DATA_NEEDED: temperature grade for LC package] [DATA_NEEDED: temperature grade]
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera Classic EPLD
Flip-Flops — 48 (one per macrocell)
Speed Grade (tPD) — 30 ns
Напряжение питания — 5 V (typical)
Programming — Device programmer or JTAG
Standby Current — [DATA_NEEDED: ICC standby]
Количество выводов — 68
Number of I/O Pins — [DATA_NEEDED: I/O count]
Logic Blocks — 48 macrocells

Даташиты & ресурсы

Все товары Создать BOM Запросить цену