EPM9320RC208-15 vs EPM9320RC208-20 Сравнение

Подробное сравнение бок о бок EPM9320RC208-15 от Altera и EPM9320RC208-20 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM9320RC208-15 EPM9320RC208-20
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $0,00 $21,90
Device Family MAX 9000 —
Macro Cells 320 —
Usable Gates 6,000 6,000
Pin-to-Pin Propagation Delay 15 ns (speed grade -15) —
Максимальная тактовая частота 117.6 MHz —
Напряжение питания 5.0 V —
Configuration Technology EEPROM-based (non-volatile) —
In-System Programmability Yes (ISP via JTAG) —
JTAG Interface IEEE Std. 1149.1 —
Корпус 208-pin RQFP (Power QFP) 208-RQFP, exposed pad (208-BFQFP)
Package Type 208-BFQFP Exposed Pad —
Тип монтажа Surface Mount Surface Mount
Рабочая температура [DATA_NEEDED: operating temperature range] 0 °C to 70 °C (commercial)
Number of I/O Pins [DATA_NEEDED: user I/O count] —
Logic Array Blocks [DATA_NEEDED: LAB count] —
Статус RoHS [DATA_NEEDED: RoHS status] —
Статус жизненного цикла Obsolete (PDN0706, 2007) —
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 320
Logic Array Blocks (LABs) — 20
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

Даташиты & ресурсы

Все товары Создать BOM Запросить цену