EPM9320RC208-20N vs EPM9320RI208-20N Сравнение

Подробное сравнение бок о бок EPM9320RC208-20N от Altera и EPM9320RI208-20N от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM9320RC208-20N EPM9320RI208-20N
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete NRND
Наличие In Stock In Stock
Цена за единицу (USD) $0,00 $0,00
Device Family MAX 9000 MAX 9000 (EPM9320)
Logic Type Complex Programmable Logic Device (CPLD) EEPROM-based Complex Programmable Logic Device (CPLD)
Usable Gates 6,000 —
Macro Cells 320 —
Logic Array Blocks 20 —
Maximum Pin-to-Pin Delay (tPD) 20 ns —
Maximum Operating Frequency 100 MHz —
Напряжение питания 5.0 V —
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG Yes, 5.0 V ISP via JTAG
User I/O Pins 168 —
Корпус 208-pin RQFP (PowerQuad II) 208-pin PQFP (Plastic Quad Flat Pack)
Тип монтажа Surface Mount Surface Mount
Рабочая температура [DATA_NEEDED: operating temperature range] —
Статус RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead Finish [DATA_NEEDED: lead finish] —
Уровень MSL [DATA_NEEDED: MSL level] —
Macrocells — 320
Flip-Flops — 484
Propagation Delay (tPD) — 20 ns
Supply Voltage (VCC) — 5.0 V
I/O Voltage Tolerance — 3.3 V or 5 V configurable
Package Lead Pitch — 0.500 mm
Number of Terminals — 208
Диапазон рабочих температур — -40C to +85C (Industrial)
JTAG Interface — IEEE Std. 1149.1 compliant
Dedicated Input Pins — 4 (low-skew global distribution)
Minimum DC Input on I/O Pins — -0.5 V
Minimum DC Input on Dedicated Inputs — -0.3 V
Input Undershoot/ Overshoot — -2.0 V / 7.0 V for <20 ns (no-load)

Даташиты & ресурсы

Все товары Создать BOM Запросить цену