EP1810JC-25 vs EP1810JI-45 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810JC-25 بذریعہ Intel اور EP1810JI-45 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810JC-25 | EP1810JI-45 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | Obsolete |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera/Intel Classic EPLD (EP1810 series) | — |
| Macrocells | 48 | — |
| Propagation Delay (tPD) | 25 ns | 50 ns |
| Maximum Toggle Frequency | [DATA_NEEDED: max fMAX] | — |
| Input Lines | 60 (including I/O) | — |
| I/O Lines | 48 | — |
| Dedicated Inputs | 12 | 12 |
| External Clock Inputs | 4 | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| آپریٹنگ درجہ حرارت | -40 °C to 85 °C (industrial, per distributor listings) | -40 °C to +85 °C |
| Technology | CMOS, UV-erasable (windowed ceramic DIP) | CMOS EPROM |
| پیکیج | 28-pin ceramic DIP (J) with quartz window | — |
| ماؤنٹنگ ٹائپ | Through-hole | — |
| Erasure Method | UV light (windowed package) | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance status] | — |
| لائف سائیکل کی حالت | NRND (Not Recommended for New Designs) | — |
| Manufacturer | — | Altera (now Intel FPGA) |
| Series | — | Classic EPLD Family |
| Device Type | — | UV-Erasable / OTP Complex PLD |
| Macrocell Count | — | 48 |
| Maximum Operating Frequency | — | 33.3 MHz |
| Configurable I/O Lines | — | 48 |
| Package Code | — | QCCJ |
| Package Type | — | 68-pin JLCC (J-leaded ceramic chip carrier) |
| Terminal Form | — | J BEND |
| Package Shape | — | SQUARE |
| Number of Terminals | — | 68 |
| Temperature Grade | — | INDUSTRIAL |
| سپلائی وولٹیج | — | 5 V (TTL compatible) |
| Programming Method | — | UV-erase (windowed) / OTP via JEDEC |