EP1810JM-45 vs EP1810GM883B موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810JM-45 بذریعہ Altera اور EP1810GM883B بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810JM-45 | EP1810GM883B |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Device Family | Classic EPLD (EP1810 series) | EP1810 (Classic EPLD) |
| Macrocells | 48 | 48 |
| Usable Gates | ~900 gates | — |
| Propagation Delay (tpd) | 45 ns (max, -45 speed grade) | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | 4.5 V to 5.5 V |
| Technology | CMOS, UV-EPROM configuration | CMOS, UV-erasable |
| Package Type | JLCC-68 (ceramic J-leaded chip carrier) | Ceramic Pin Grid Array (PGA), 84 pins |
| Package Code | JM (windowed ceramic, UV-erasable) | — |
| پن کی تعداد | 68 | — |
| آپریٹنگ درجہ حرارت | -55 C to +125 C (military grade) | -55 °C to +125 °C (Military, MIL-STD-883B) |
| I/O Compatibility | CMOS / TTL | — |
| Configuration Method | JEDEC fuse map, EPROM programmer | — |
| Programming Technology | UV-erasable EPROM (non-volatile, instant-on) | — |
| ماؤنٹنگ ٹائپ | Surface Mount (J-lead) | Through-hole (PGA socket or PCB through-hole) |
| Logic Type | EPLD / PLD (programmable logic device) | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status - legacy mil-spec part] | — |
| MSL لیول | [DATA_NEEDED: MSL level] | — |
| User Flip-Flops | — | Up to 64 |
| Total Inputs | — | 60 |
| Dedicated Inputs | — | 12 |
| I/O Pins | — | 48 (bidirectional, tri-state) |
| Propagation Delay (tPD) | — | 50 ns max |
| Package Designator | — | GM (ceramic PGA) |
| Processing Level | — | MIL-STD-883B (Class B) |
| Programming Method | — | UV-erasable / Altera programming hardware |
| Lead-Free / RoHS | — | [DATA_NEEDED: lead-free status] |
| Logic Family | — | TTL-compatible I/O |