EP1810LC-25 vs EP1830-20CFN موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810LC-25 بذریعہ Altera اور EP1830-20CFN بذریعہ Texas Instruments. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810LC-25 | EP1830-20CFN |
|---|---|---|
| برانڈ | Altera | Texas Instruments |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Product Family | Altera Classic EPLD | — |
| Part Number | EP1810LC-25 | — |
| Macrocells | 48 | — |
| Propagation Delay (tPD) | 25 ns | 22 ns |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 48 | 48 |
| External Clock Inputs | 4 | — |
| Supply Voltage (VCC) | 5 V (TTL-compatible) | — |
| Operating Mode | Turbo-only (no slow-power mode) | — |
| پیکیج | 68-pin JLCC (J-leaded ceramic chip carrier) | PLCC-68 (QCCJ, J-lead) |
| Package Code | LC = 68-pin JLCC | QCCJ |
| ماؤنٹنگ ٹائپ | Surface Mount | — |
| Technology | CMOS EPLD (erasable programmable logic device) | CMOS EPROM |
| Programmable Interconnect | Global + Local buses | — |
| Programming Method | Altera Classic programmer + MAX+PLUS II legacy flow | — |
| لائف سائیکل کی حالت | Obsolete (legacy Altera Classic family) | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] | [DATA_NEEDED: RoHS status] |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: temperature grade for LC package] | — |
| Device Type | — | Erasable Programmable Logic Device (EPLD) |
| Macrocell Count | — | 48 |
| Maximum Supply Voltage | — | 5.25 V |
| Terminal Pitch | — | 1.27 mm |
| Terminal Form | — | J-Bend |
| Package Shape | — | Square |
| Operating Temperature Grade | — | Commercial (0C to 70C) |
| Typical Operating Current | — | 20 mA at 1 MHz |
| Maximum Counter Frequency | — | 50 MHz (4 x 12-bit counters) |
| Speed Grade | — | -20 |
| Configuration Memory | — | Non-volatile EPROM (UV-erasable) |