EP1810LI-35 vs EP1810LC-45 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810LI-35 بذریعہ Altera اور EP1810LC-45 بذریعہ Rochester Electronics. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP1810LI-35 EP1810LC-45
برانڈ Altera Rochester Electronics
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Manufacturer Rochester Electronics, LLC (original Altera design) —
Part Family Altera Classic EPLD —
Device Type Erasable Programmable Logic Device (EPLD) EPLD (Erasable Programmable Logic Device)
Macrocells 48 —
Propagation Delay (tPD) 35 ns —
Speed Grade 35 (slowest in EP1810L family) —
پیکیج 68-pin PLCC (J-Lead, plastic) 68-pin PLCC (J-lead)
Pin/Package Code PLCC-68 / PQCC68 —
Technology CMOS, UV-erasable EPROM configuration cell —
سپلائی وولٹیج 5 V (TTL-compatible I/O) —
آپریٹنگ درجہ حرارت -40 C to +85 C (industrial, 'I' suffix) 0 °C to +70 °C (commercial)
ماؤنٹنگ ٹائپ Surface Mount (PLCC socket compatible) Surface Mount (PLCC socket compatible)
JTAG Boundary Scan IEEE 1149.1 compliant —
Logic Elements Logic Array Blocks (LABs) connected via Programmable Interconnect Array (PIA) —
RoHS اسٹیٹس [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status of Rochester-sourced part]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead-free finish]
MSL لیول [DATA_NEEDED: MSL rating] —
Family — Altera Classic EPLD
Usable Gates — 900
Macro Cells — 48
Maximum Inputs — 64
Maximum Outputs — 48
Logic Array Blocks — 4
Propagation Delay (tpd) — 45 ns
Maximum Operating Frequency — 22.2 MHz
Supply Voltage (Vcc) — 5 V (±5%)
Process Technology — 5 V CMOS EPROM

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں