EP20K400GC655-3V vs EP20K400GC655-3X موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP20K400GC655-3V بذریعہ Intel اور EP20K400GC655-3X بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP20K400GC655-3V | EP20K400GC655-3X |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Series | APEX-20KC | APEX-20KC |
| Family | APEX 20KC (Apex 20KE Device Family, 1.8 V, LVDS) | APEX 20K (MultiCore architecture, LUT + product-term + embedded memory) |
| Manufacturer | Altera (now Intel) | Altera (now Intel FPGA) |
| Core Supply Voltage | 1.71 V to 1.89 V (1.8 V nominal) | — |
| Logic Elements | 16640 | — |
| Total RAM Bits | 212992 | 212,992 bits |
| Typical Gate Count | 400000 | — |
| Number of User I/O | 496 | — |
| زیادہ سے زیادہ کلاک فریکوئنسی | 714.2 MHz | — |
| Propagation Delay | 3.6 ns | — |
| Speed Grade | -3V (commercial temperature, Vcc 1.8 V) | -3 (fastest) |
| پیکیج | 655-BCPGA (62.48 mm x 62.48 mm) | — |
| Package Equivalence Code | SPGA655, 47x47 | — |
| ماؤنٹنگ ٹائپ | Through Hole (CPGA) | Through-Hole (CPGA, ceramic) |
| Peak Reflow Temperature | 220 C | — |
| Process Technology | CMOS | 0.22 µm CMOS |
| Configuration | SRAM-based (requires EPC configuration device) | — |
| JTAG Support | Yes (IEEE 1149.1 boundary-scan) | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance flag - BCPGA package often non-RoHS] | [DATA_NEEDED: RoHS status - ceramic CPGA historically non-RoHS] |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: commercial / industrial / military grade] | [DATA_NEEDED: operating temperature range] |
| Logic Elements / Cells | — | 16,640 |
| System Gates | — | 400,000 |
| Maximum Internal Frequency | — | 167 MHz (speed grade -3) |
| Core Supply Voltage (VCCINT) | — | 1.71 V to 1.89 V |
| I/O Supply Voltage (VCCIO) | — | 2.5 V (LVDS support per APEX 20KE datasheet) |
| پیکیج / کیس | — | 655-BCPGA (CPGA655, 62.48 x 62.48 mm) |
| Suffix Code | — | -X (extended / ceramic CPGA variant) |
| I/O Count | — | [DATA_NEEDED: max user I/O] |
| JTAG / Boundary Scan | — | IEEE 1149.1 (per APEX 20K family) |