EP20K400GC655-3X vs EP20K400GI655-1X موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP20K400GC655-3X بذریعہ Altera اور EP20K400GI655-1X بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP20K400GC655-3X EP20K400GI655-1X
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Series APEX-20KC —
Family APEX 20K (MultiCore architecture, LUT + product-term + embedded memory) APEX 20K
Manufacturer Altera (now Intel FPGA) —
Logic Elements / Cells 16,640 —
System Gates 400,000 —
Total RAM Bits 212,992 bits —
Maximum Internal Frequency 167 MHz (speed grade -3) —
Process Technology 0.22 µm CMOS CMOS, SRAM-based configuration
Core Supply Voltage (VCCINT) 1.71 V to 1.89 V —
I/O Supply Voltage (VCCIO) 2.5 V (LVDS support per APEX 20KE datasheet) —
پیکیج / کیس 655-BCPGA (CPGA655, 62.48 x 62.48 mm) —
ماؤنٹنگ ٹائپ Through-Hole (CPGA, ceramic) Through-Hole (PGA)
آپریٹنگ درجہ حرارت [DATA_NEEDED: operating temperature range] -40 C to +85 C (industrial)
Speed Grade -3 (fastest) -1
Suffix Code -X (extended / ceramic CPGA variant) —
I/O Count [DATA_NEEDED: max user I/O] —
JTAG / Boundary Scan IEEE 1149.1 (per APEX 20K family) —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status - ceramic CPGA historically non-RoHS] Compliant
Device — EP20K400
Logic Elements — 16640
Number of Terminals — 655
User I/O Lines — 502
Dedicated Inputs — 4
Package Type — Ceramic Pin Grid Array (CPGA)
Package Code (JESD-30) — S-CPGA-P655
Package Equivalence Code — SPGA655,47X47
Package Body Material — CERAMIC (metal-sealed co-fired)
Propagation Delay — 2.5 ns (typical for -1 grade)
نمی حساسیت کی سطح (MSL) — 1
Peak Reflow Temperature — 220 C

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں