EP20K400GI655-2 vs EP20K400GI655-1 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP20K400GI655-2 بذریعہ Altera اور EP20K400GI655-1 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP20K400GI655-2 | EP20K400GI655-1 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Manufacturer | Altera Corporation | — |
| Series | APEX 20K (EP20K400) | — |
| Device Type | Field Programmable Gate Array (FPGA) | — |
| Typical Gate Count | 400,000 gates | — |
| Logic Elements (LE) | 16,640 | — |
| Maximum User I/O | 496 | 502 |
| Dedicated Inputs | 6 | 4 |
| Number of Terminals | 655 | — |
| پیکیج | SPGA-655 (47 mm x 47 mm) | — |
| Nominal Supply Voltage | 2.5 V | — |
| Supply Voltage Range | 2.375 V to 2.625 V | — |
| Propagation Delay | 3.1 ns (typical) | 2.5 ns |
| Technology | CMOS SRAM | CMOS, SRAM-based |
| آپریٹنگ درجہ حرارت | -40C to +85C (industrial) | -40C to +85C (Industrial) |
| ماؤنٹنگ ٹائپ | Through-Hole / Socket | — |
| Moisture Sensitivity Level | 1 (per Altera family) | MSL 1 |
| Configuration Method | JTAG, Passive Serial, Passive Parallel | — |
| I/O Standards Supported | LVTTL, LVCMOS, PCI, GTL+ | — |
| Embedded Memory | Embedded System Blocks (ESBs) | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status] | Compliant |
| لائف سائیکل کی حالت | Obsolete (legacy Altera APEX 20K family) | — |
| Family | — | APEX 20K |
| Device Series | — | EP20K400 |
| Logic Elements | — | 16640 |
| Typical Gates | — | 400000 |
| Total Terminals | — | 655 |
| Package Type | — | Ceramic Pin Grid Array (CPGA-655) |
| JESD-30 Package Code | — | S-CPGA-P655 |
| Peak Reflow Temperature | — | 220 C |
| Programmability | — | In-system, JTAG boundary-scan (IEEE 1149.1) |
| Process Node | — | 0.18 micrometer CMOS |