EP610IDC-15 vs EP610DM-35 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP610IDC-15 بذریعہ Intel اور EP610DM-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Intel
EP610IDC-15 - 16-Macrocell Classic EPLD, 15ns, 24-CerDIP | Intel
EP610IDC-15 ⚠ آخری بار خریداری
خصوصیات کا موازنہ
| پیرامیٹر | EP610IDC-15 | EP610DM-35 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | آخری بار خریداری | Obsolete |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | — |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 15 ns | 35 ns |
| Maximum Frequency | 66 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 5 V (single supply) |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | — |
| Process Technology | CMOS, UV-erasable / OTP | — |
| پیکیج | 24-pin CerDIP (ceramic DIP) | 24-pin CDIP (CERDIP) with UV window |
| ماؤنٹنگ ٹائپ | Through-hole | — |
| I/O Pins | 24 (per package; macrocell-programmable) | 24 dedicated I/O (input + bidirectional) |
| Logic-Block Architecture | AND/OR macrocell array with programmable flip-flops | — |
| Program/Erase | UV-erasable, OTP-compatible | — |
| Development Tool | MAX+PLUS II | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status of CerDIP variant] | Non-compliant (contains lead, hermetic CERDIP) |
| Programming Current | 11.0 mA typical (per Classic family datasheet) | — |
| Manufacturer | — | Altera (Rochester Electronics authorized stock) |
| Part Family | — | Classic EPLD |
| Logic Family | — | PAL-type EPLD, CMOS, UV-erasable |
| Number of Macrocells | — | 16 |
| Number of Gates | — | 300 |
| Pipelined Data Rate (fMAX) | — | 100 MHz |
| Temperature Grade (M) | — | Military -55°C to +125°C |
| Programmability | — | UV-erasable, reprogrammable |
| آپریٹنگ درجہ حرارت رینج | — | -55°C to +125°C |
| MSL لیول | — | [DATA_NEEDED: MSL rating] |