EP610IPC-10 vs EP610DC-15 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP610IPC-10 بذریعہ Altera اور EP610DC-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP610IPC-10 | EP610DC-15 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Altera Classic EPLD | — |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Programmable Gates | 300 usable gates | — |
| Macrocells | 16 | 16 |
| Maximum Operating Frequency | 100 MHz | — |
| Propagation Delay (tPD) | 15 ns (commerical -10 grade) | 15 ns (speed grade -15) |
| Product Terms | 160 total | — |
| Dedicated Inputs | 4 | 20 |
| I/O Pins | 16 | — |
| Total Input Pins | 20 | — |
| سپلائی وولٹیج | 5 V | — |
| Architecture | Turbo-only AND-OR-NOT, PAL-type | UV-erasable CMOS PAL-type |
| Technology | CMOS EPROM (UV-erasable / OTP) | CMOS |
| پیکیج | 24-pin PDIP (Plastic DIP) | 24-pin Ceramic DIP (CDIP-24) with UV window |
| آپریٹنگ درجہ حرارت | -40C to +85C (industrial) | 0C to 70C (commercial) |
| Programming Method | Altera programming hardware (UV erase for I grade, OTP for C grade) | JEDEC fuse map, UV erasure |
| TTL Emulation | 100% TTL compatible | — |
| Product Family | — | Classic EPLD (EP610) |
| Logic Expanders | — | 4 |
| Bidirectional I/O Pins | — | 16 |
| Total Product Terms | — | 160 |
| Maximum Internal Clock Frequency | — | 71.4 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| ماؤنٹنگ ٹائپ | — | Through-Hole |
| RoHS اسٹیٹس | — | [DATA_NEEDED: RoHS status] |