EP910DM-40 vs EP910DC-30 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910DM-40 بذریعہ Altera اور EP910DC-30 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910DM-40 | EP910DC-30 |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Product Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EP910 | Classic EPLD (EP910 series) |
| Architecture | PAL-type AND/OR with global programmable interconnect bus | PAL-type AND-OR sum-of-products, CMOS |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 36 | 36 |
| Dedicated Outputs | 24 | — |
| Bidirectional I/O Lines | 24 | — |
| Product Terms | 240 | — |
| Propagation Delay (tPD) | 40 ns | 30 ns (max) |
| External Clocks | 2 | — |
| Process Technology | CMOS | CMOS |
| پیکیج | 40-pin Ceramic DIP (Cerdip) with UV window | DIP-40 (through-hole, 600 mil) |
| ماؤنٹنگ ٹائپ | Through-Hole (DIP) | Through-Hole |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) |
| سپلائی وولٹیج | 5 V | 5 V |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance status] | — |
| Programming Interface | JEDEC-standard fuse-map / UV erasure | — |
| Gate Count | — | 900 usable gates |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |
| Programming Method | — | UV-Erasable / OTP |