EP910IDC-15 vs EP910ILC-12 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910IDC-15 بذریعہ Altera اور EP910ILC-12 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910IDC-15 | EP910ILC-12 |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Manufacturer | Altera (now Intel PSG) | — |
| Family | Classic EPLD | Altera EP910 Classic EPLD |
| Equivalent Gates | 450 | — |
| Macrocells | 24 | — |
| Flip-Flops | 48 | — |
| Pin-to-Pin Delay (tPD) | 15 ns | — |
| Maximum Frequency (fCNT) | 66.6 MHz | — |
| Supply Voltage (VCC) | 5 V | 4.75 V to 5.25 V |
| پیکیج | 40-pin CDIP (Ceramic DIP, through-hole) | 28-PLCC (J-Lead, 11.5 x 11.5 mm) |
| Terminal Count | 40 | — |
| Terminal Form | Through-Hole | — |
| Temperature Grade | Commercial (0C to +70C) | — |
| Programmable Security Bit | Yes | — |
| On-board Test Circuitry | Yes | — |
| Logic Type | UV Erasable EPROM-based | — |
| I/O Pins | 24 | — |
| Dedicated Inputs | 10 | — |
| Programming Technology | EPROM (UV-erasable) | — |
| RoHS اسٹیٹس | non_compliant (ceramic DIP contains lead) | [DATA_NEEDED: RoHS status] |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Number of Macrocells | — | 24 |
| Usable Gates | — | 450 (typical) |
| Propagation Delay (tPD) | — | 12 ns (max) |
| Nominal Supply | — | 5 V |
| Memory Technology | — | UV-erasable CMOS EPROM |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| آپریٹنگ درجہ حرارت | — | -40 °C to +85 °C (industrial grade, 'I' suffix) |
| Configuration Storage | — | Non-volatile EPROM (instant-on) |
| Programming Method | — | Altera programming algorithm (serial/parallel master-slave) |
| MSL لیول | — | [DATA_NEEDED: MSL level] |
| پنز کی تعداد | — | 28 |
| Feedback Paths | — | 16 dedicated |