EP910ILI-25 vs EP910ILC-15N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910ILI-25 بذریعہ Altera اور EP910ILC-15N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Altera
EP910ILC-15N - 450 Gate 24-Macrocell Classic CPLD, 15ns, 5V, 44-PLCC | Altera
EP910ILC-15N Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EP910ILI-25 | EP910ILC-15N |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Product Type | EPLD (Erasable Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Series | EP910 (Classic EPLD) | — |
| Macrocells | 24 | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 24 | — |
| Product Terms | 240 (maximum) | — |
| Propagation Delay (tPD) | 25 ns | — |
| Technology | CMOS, EPROM | — |
| Architecture | PAL-type with global interconnect bus | — |
| پیکیج | PLCC-44 (windowed ceramic, J-lead) | PLCC-44 (J-lead, surface mount) |
| Operating Voltage | 5 V (4.75 V to 5.25 V) | — |
| آپریٹنگ درجہ حرارت | -40C to +85C (Industrial) | 0 C to +70 C (commercial) |
| Programming Method | UV-erasable (windowed), MAX+PLUS II programmer | — |
| Logic Test Circuitry | On-board JTAG-compatible test | — |
| RoHS اسٹیٹس | Non-compliant (windowed ceramic package) | Compliant |
| Family | — | Classic |
| Logic Gates | — | 450 |
| Macro Cells | — | 24 |
| Maximum Propagation Delay (tPD) | — | 15 ns |
| Maximum Operating Frequency | — | 66.6 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V (5 V nominal) |
| User I/O Pins | — | 36 |
| Dedicated Input Pins | — | 16 |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| Process Technology | — | CMOS EPROM (one-time programmable) |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Programming | — | EPROM / JTAG (Classic EP-series) |