EPM5032LC-25 vs EPM5032JC-20 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5032LC-25 بذریعہ Altera اور EPM5032JC-20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5032LC-25 | EPM5032JC-20 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | Obsolete |
| Device Family | MAX 5000 | — |
| Architecture | PAL-type EPLD (Erasable Programmable Logic Device) | PAL-type AND-OR array with PIA interconnect |
| Technology | CMOS, UV-erasable / OTP | — |
| Macrocells | 32 | 32 |
| Product Terms | 320 | — |
| Dedicated Inputs | 7 | 8 |
| I/O Pins | 16 bidirectional | — |
| Total Inputs | 24 (7 dedicated + 16 I/O used as input) | 24 |
| Propagation Delay (tPD) | 25 ns | 20 ns |
| Maximum Internal Frequency | 62.5 MHz | — |
| Supply Voltage (VCC) | 5 V ±10% (4.5 V to 5.5 V) | — |
| I/O Standard | 5 V CMOS | — |
| آپریٹنگ درجہ حرارت | 0 °C to +70 °C (commercial, "LC" suffix) | — |
| پیکیج | 28-pin PLCC (JEDEC S-PQCC-J28), 1.27 mm pitch | 68-pin JLCC (windowed ceramic) |
| ماؤنٹنگ ٹائپ | Surface Mount, socket-compatible | — |
| Configuration Cell | Programmable interconnect array (PIA), OTP / UV-erasable | — |
| RoHS اسٹیٹس | Not RoHS compliant (legacy Altera product) | — |
| Product Type | — | UV-erasable Programmable Logic Device (PLD) |
| Family | — | MAX 5000 |
| Logic Array Blocks (LABs) | — | 1 |
| Product Terms (P-terms) | — | 320 |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | 62.5 MHz |
| Setup Time | — | 10 ns |
| I/O Lines | — | 16 (bidirectional) |
| Process Technology | — | CMOS |
| Erase Method | — | UV (12V VPP + ultraviolet exposure) |
| Programming Voltage (VPP) | — | 12 V |
| لائف سائیکل کی حالت | — | Obsolete (legacy Altera MAX 5000) |