EPM5032LC-25 vs EPM5032JC-20 So sánh
So sánh chi tiết song song của EPM5032LC-25 bằng Altera và EPM5032JC-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5032LC-25 | EPM5032JC-20 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Device Family | MAX 5000 | — |
| Architecture | PAL-type EPLD (Erasable Programmable Logic Device) | PAL-type AND-OR array with PIA interconnect |
| Technology | CMOS, UV-erasable / OTP | — |
| Macrocells | 32 | 32 |
| Product Terms | 320 | — |
| Dedicated Inputs | 7 | 8 |
| I/O Pins | 16 bidirectional | — |
| Total Inputs | 24 (7 dedicated + 16 I/O used as input) | 24 |
| Propagation Delay (tPD) | 25 ns | 20 ns |
| Maximum Internal Frequency | 62.5 MHz | — |
| Supply Voltage (VCC) | 5 V ±10% (4.5 V to 5.5 V) | — |
| I/O Standard | 5 V CMOS | — |
| Nhiệt độ hoạt động | 0 °C to +70 °C (commercial, "LC" suffix) | — |
| Hộp | 28-pin PLCC (JEDEC S-PQCC-J28), 1.27 mm pitch | 68-pin JLCC (windowed ceramic) |
| Kiểu lắp đặt | Surface Mount, socket-compatible | — |
| Configuration Cell | Programmable interconnect array (PIA), OTP / UV-erasable | — |
| Trạng thái RoHS | Not RoHS compliant (legacy Altera product) | — |
| Product Type | — | UV-erasable Programmable Logic Device (PLD) |
| Family | — | MAX 5000 |
| Logic Array Blocks (LABs) | — | 1 |
| Product Terms (P-terms) | — | 320 |
| Tần số xung maksimum | — | 62.5 MHz |
| Setup Time | — | 10 ns |
| I/O Lines | — | 16 (bidirectional) |
| Process Technology | — | CMOS |
| Erase Method | — | UV (12V VPP + ultraviolet exposure) |
| Programming Voltage (VPP) | — | 12 V |
| Trạng thái vòng đời | — | Obsolete (legacy Altera MAX 5000) |