EPM5130JC-1 vs EPM5128JC-1 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5130JC-1 بذریعہ Altera اور EPM5128JC-1 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5130JC-1 | EPM5128JC-1 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Family | MAX 5000 | MAX 5000 |
| Usable Gates | 2,500 gates | 2,500 |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | [DATA_NEEDED: LAB count] |
| Maximum Operating Frequency | 62.5 MHz | 62.5 MHz |
| Propagation Delay (tPD) | 40 ns | — |
| Supply Voltage (VCC) | 5 V | 4.75 V to 5.25 V (5 V nominal) |
| Dedicated Inputs | 19 | — |
| I/O Pins | 80 | — |
| پیکیج | 84-pin PLCC (J-lead) | 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| Programming Technology | UV-erasable EPROM (quartz window) | — |
| Process Technology | CMOS | — |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | [DATA_NEEDED: temperature grade] |
| External Clock Pins | 1 global clock | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance] | non_compliant (ceramic windowed package) |
| Device Type | — | Erasable Programmable Logic Device (EPLD/CPLD) |
| Pin-to-Pin Propagation Delay (tPD) | — | 40 ns |
| Technology | — | CMOS, UV-erasable EPROM |
| Programming Interface | — | JTAG / Altera dedicated programmer |
| Configuration Memory | — | Non-volatile EPROM (UV-erasable) |
| لائف سائیکل کی حالت | — | Obsolete - last-time-buy inventory only |