EPM5130JC-1 vs EPM5128JC-1 So sánh
So sánh chi tiết song song của EPM5130JC-1 bằng Altera và EPM5128JC-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5130JC-1 | EPM5128JC-1 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Family | MAX 5000 | MAX 5000 |
| Usable Gates | 2,500 gates | 2,500 |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | [DATA_NEEDED: LAB count] |
| Maximum Operating Frequency | 62.5 MHz | 62.5 MHz |
| Propagation Delay (tPD) | 40 ns | — |
| Supply Voltage (VCC) | 5 V | 4.75 V to 5.25 V (5 V nominal) |
| Dedicated Inputs | 19 | — |
| I/O Pins | 80 | — |
| Hộp | 84-pin PLCC (J-lead) | 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Programming Technology | UV-erasable EPROM (quartz window) | — |
| Process Technology | CMOS | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | [DATA_NEEDED: temperature grade] |
| External Clock Pins | 1 global clock | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | non_compliant (ceramic windowed package) |
| Device Type | — | Erasable Programmable Logic Device (EPLD/CPLD) |
| Pin-to-Pin Propagation Delay (tPD) | — | 40 ns |
| Technology | — | CMOS, UV-erasable EPROM |
| Programming Interface | — | JTAG / Altera dedicated programmer |
| Configuration Memory | — | Non-volatile EPROM (UV-erasable) |
| Trạng thái vòng đời | — | Obsolete - last-time-buy inventory only |