EPM5192GC-2 vs EPM5192GI84 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5192GC-2 بذریعہ Altera اور EPM5192GI84 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5192GC-2 EPM5192GI84
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 5000 MAX 5000
Macrocells 192 192
Logic Array Blocks 16 (LABs of 16 macrocells each) [DATA_NEEDED: number of LABs]
Usable I/O Pins [DATA_NEEDED: exact user I/O count for PGA package] —
Propagation Delay (tPD) 12 ns typical (-2 grade) —
Counter Frequency 100 MHz minimum —
Supply Voltage (VCC) 5 V nominal —
Technology CMOS EPROM —
Programmable Technology UV-erasable / one-time programmable —
Programming Toolchain Altera MAX+PLUS II —
Package Type Pin Grid Array (PGA), ceramic —
آپریٹنگ درجہ حرارت Commercial (0C to +70C) —
Speed Grade -2 —
RoHS اسٹیٹس Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing) [DATA_NEEDED: most legacy PGA parts are non-RoHS]
ماؤنٹنگ ٹائپ Through-hole (PGA socket) Through-Hole (PGA socket or PCB pin/peg)
Device Type — UV-Erasable / OTP Complex PLD (CPLD)
پیکیج — 84-pin PGA (WPGA, square, through-hole, pin/peg terminals)
Package Code — WPGA
Operating Voltage (VCC) — 5 V (typical)
I/O Logic Compatibility — TTL
Temperature Grade — Industrial
Programmable Flip-Flop Modes — D, T, JK, SR
Programmability — UV-erasable (windowed) / OTP
Programming File Format — JEDEC map via MAX+PLUS II / A+PLUS
Propagation Delay — [DATA_NEEDED: tPD in ns]
Max User I/O Pins — [DATA_NEEDED: usable I/O count for this package]
آپریٹنگ درجہ حرارت رینج — -40 C to +85 C (industrial)
Lead-Free — [DATA_NEEDED: legacy part, likely contains lead]
Number of Terminals — 84
Terminal Form — PIN/PEG
Package Shape — SQUARE

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں