EPM5192LC84-1 vs EPM5192LC84-2 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5192LC84-1 بذریعہ Altera اور EPM5192LC84-2 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5192LC84-1 | EPM5192LC84-2 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable / OTP Complex PLD) | EPLD (UV-Erasable / OTP Complex PLD) |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 16 | — |
| Usable Gates | 7,500 | — |
| Speed Grade | -1 | -2 |
| Propagation Delay (tPD) | [DATA_NEEDED: tPD ns value] | — |
| Supply Voltage (VCC) | 5 V | — |
| Program Memory Type | UV-EPROM / OTP | — |
| پیکیج | 84-pin PLCC (LC84) | 84-pin PLCC (LC) |
| ماؤنٹنگ ٹائپ | Surface Mount (J-lead) | Surface Mount |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | Commercial (0C to +70C) |
| I/O Count | [DATA_NEEDED: I/O pin count] | — |
| RoHS اسٹیٹس | [DATA_NEEDED: not stated in provided data] | Non-compliant (SnPb lead finish typical for this vintage) |
| Process Technology | CMOS EPROM | — |
| سپلائی وولٹیج | — | 5 V (TTL-compatible I/O) |
| Technology | — | CMOS, UV-erasable / OTP |
| Logic Elements | — | AND-OR array with macrocell flip-flops |
| Programming Method | — | Altera legacy programmer (JEDEC bitstream) |
| لائف سائیکل کی حالت | — | Obsolete (last Altera MAX 5000 production) |
| JTAG Support | — | Vendor-specific programming interface (pre-IEEE 1532) |
| I/O Standard | — | TTL, 5V CMOS-compatible |