EPM5192LC84-1 vs EPM5192LC84-2 So sánh
So sánh chi tiết song song của EPM5192LC84-1 bằng Altera và EPM5192LC84-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LC84-1 | EPM5192LC84-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable / OTP Complex PLD) | EPLD (UV-Erasable / OTP Complex PLD) |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 16 | — |
| Usable Gates | 7,500 | — |
| Speed Grade | -1 | -2 |
| Propagation Delay (tPD) | [DATA_NEEDED: tPD ns value] | — |
| Supply Voltage (VCC) | 5 V | — |
| Program Memory Type | UV-EPROM / OTP | — |
| Hộp | 84-pin PLCC (LC84) | 84-pin PLCC (LC) |
| Kiểu lắp đặt | Surface Mount (J-lead) | Surface Mount |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | Commercial (0C to +70C) |
| I/O Count | [DATA_NEEDED: I/O pin count] | — |
| Trạng thái RoHS | [DATA_NEEDED: not stated in provided data] | Non-compliant (SnPb lead finish typical for this vintage) |
| Process Technology | CMOS EPROM | — |
| Điện áp cung cấp | — | 5 V (TTL-compatible I/O) |
| Technology | — | CMOS, UV-erasable / OTP |
| Logic Elements | — | AND-OR array with macrocell flip-flops |
| Programming Method | — | Altera legacy programmer (JEDEC bitstream) |
| Trạng thái vòng đời | — | Obsolete (last Altera MAX 5000 production) |
| JTAG Support | — | Vendor-specific programming interface (pre-IEEE 1532) |
| I/O Standard | — | TTL, 5V CMOS-compatible |