EPM7256SRC208-10 vs EPM7256SQC208-7N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM7256SRC208-10 بذریعہ Intel اور EPM7256SQC208-7N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM7256SRC208-10 EPM7256SQC208-7N
برانڈ Intel Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 7000S MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Number of Macrocells 256 —
Number of Logic Array Blocks (LABs) 16 —
Number of Gates 5000 —
Number of User I/O Pins 164 —
Maximum Propagation Delay (tPD) 10 ns —
Maximum Operating Frequency 100 MHz —
Supply Voltage (Internal) 4.75 V to 5.25 V —
Programmable Type In System Programmable (ISP, JTAG) —
Configuration Technology EEPROM —
پیکیج 208-pin RQFP (BFQFP) exposed pad, 28x28 mm 208-pin PQFP (Plastic Quad Flat Pack)
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
آپریٹنگ درجہ حرارت 0C to +70C (TA, commercial) Commercial (0C to +70C)
Terminal Form Gull Wing —
Package Shape Square —
Product Status Obsolete —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] Compliant (N suffix = lead-free)
Macrocells — 256
Usable Gates — 5,000
Logic Array Blocks (LABs) — 16
User I/O Pins — 164
Speed Grade — -7 (7.5 ns pin-to-pin)
Maximum Frequency — 128.2 MHz
Supply Voltage (VCC) — 5 V
Technology — CMOS EEPROM
Configuration Memory — Non-volatile EEPROM (no external config needed)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP capable)
Minimum DC Input Voltage — -0.5 V
Input Undershoot Tolerance — -2.0 V for <100 mA, <20 ns
Pin-to-Pin Delay (tPD) — 7.5 ns
Open-Drain Output — Optional per I/O pin

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں