EPM7256SRC208-10 vs EPM7256SQC208-7N So sánh

So sánh chi tiết song song của EPM7256SRC208-10 bằng Intel và EPM7256SQC208-7N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM7256SRC208-10 EPM7256SQC208-7N
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 7000S MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Number of Macrocells 256 —
Number of Logic Array Blocks (LABs) 16 —
Number of Gates 5000 —
Number of User I/O Pins 164 —
Maximum Propagation Delay (tPD) 10 ns —
Maximum Operating Frequency 100 MHz —
Supply Voltage (Internal) 4.75 V to 5.25 V —
Programmable Type In System Programmable (ISP, JTAG) —
Configuration Technology EEPROM —
Hộp 208-pin RQFP (BFQFP) exposed pad, 28x28 mm 208-pin PQFP (Plastic Quad Flat Pack)
Kiểu lắp đặt Surface Mount Surface Mount
Nhiệt độ hoạt động 0C to +70C (TA, commercial) Commercial (0C to +70C)
Terminal Form Gull Wing —
Package Shape Square —
Product Status Obsolete —
Trạng thái RoHS [DATA_NEEDED: RoHS status] Compliant (N suffix = lead-free)
Macrocells — 256
Usable Gates — 5,000
Logic Array Blocks (LABs) — 16
User I/O Pins — 164
Speed Grade — -7 (7.5 ns pin-to-pin)
Maximum Frequency — 128.2 MHz
Supply Voltage (VCC) — 5 V
Technology — CMOS EEPROM
Configuration Memory — Non-volatile EEPROM (no external config needed)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP capable)
Minimum DC Input Voltage — -0.5 V
Input Undershoot Tolerance — -2.0 V for <100 mA, <20 ns
Pin-to-Pin Delay (tPD) — 7.5 ns
Open-Drain Output — Optional per I/O pin

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá