EPM9320LC84-20N vs EPM9320LC84-10 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM9320LC84-20N بذریعہ Intel اور EPM9320LC84-10 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM9320LC84-20N | EPM9320LC84-10 |
|---|---|---|
| برانڈ | Intel | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | فعال | NRND |
| Series | MAX 9000 | — |
| Logic Family | CMOS (EEPROM-based) | — |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Usable Gates | 6,000 | 6000 (typical) |
| Macrocells | 320 | 320 |
| User I/Os | 60 | — |
| پنز کی تعداد | 84 | — |
| Package Type | Plastic Leaded Chip Carrier (PLCC-84, J-bend) | — |
| Package Code | QCCJ | — |
| Propagation Delay (tPD) | 16 ns | — |
| Internal Frequency | 118 MHz | — |
| Supply Voltage (VCC) | 5 V | 5.0 V (typical, see datasheet) |
| آپریٹنگ درجہ حرارت | 0 C to +70 C (Commercial) | 0C to +70C (commercial) [DATA_NEEDED: exact grade suffix] |
| Programming | 5.0-V In-System Programmable via JTAG (IEEE 1149.1) | — |
| ماؤنٹنگ ٹائپ | Surface Mount (J-bend) | Surface Mount (PLCC socket also common) |
| Terminal Form | J BEND | — |
| MSL لیول | [DATA_NEEDED: MSL moisture sensitivity level] | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance status] | ROHS3 Compliant (per fpgalink listing) |
| Family | — | MAX 9000 EPLD |
| Device | — | EPM9320 |
| Logic Array Blocks (LABs) | — | 16 |
| Maximum User I/O Pins | — | 168 (varies by package) |
| Pin-to-Pin Logic Delay (tPD) | — | 10 ns |
| Maximum Frequency (fCNT) | — | [DATA_NEEDED: fCNT in MHz] |
| Process Technology | — | 0.7 µm CMOS EEPROM/UV-EPROM |
| پیکیج | — | 84-pin PLCC (JEDEC MO-047) |
| Programming Interface | — | JTAG (IEEE 1149.1) boundary-scan, Altera ByteBlaster compatible |
| Configuration | — | Non-volatile EEPROM (instant-on, no boot PROM) |
| نمی حساسیت کی سطح (MSL) | — | MSL-3, 168 hours (per fpgalink listing) |
| Manufacturer Lead Time | — | 1-7 days (per fpgalink listing) |