EPM9320RC208-20 vs EPM9320RC208-15 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9320RC208-20 بذریعہ Altera اور EPM9320RC208-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9320RC208-20 EPM9320RC208-15
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 —
Logic Array Blocks (LABs) 20 —
Usable Gates 6,000 6,000
Maximum I/O Pins 132 —
Propagation Delay (tPD max) 20 ns —
Supply Voltage (VCCINT) 4.75 V to 5.25 V —
Programming Technology EEPROM, in-system programmable (ISP) —
Boundary-Scan Interface IEEE Std. 1149.1 (JTAG) —
آپریٹنگ درجہ حرارت 0 °C to 70 °C (commercial) [DATA_NEEDED: operating temperature range]
پیکیج 208-RQFP, exposed pad (208-BFQFP) 208-pin RQFP (Power QFP)
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
Architecture Multiple Array Matrix (MAX), 3rd generation —
Process Technology CMOS, 5.0 V EEPROM —
Reprogrammability Yes, unlimited ISP cycles —
Device Family — MAX 9000
Macro Cells — 320
Pin-to-Pin Propagation Delay — 15 ns (speed grade -15)
زیادہ سے زیادہ کلاک فریکوئنسی — 117.6 MHz
سپلائی وولٹیج — 5.0 V
Configuration Technology — EEPROM-based (non-volatile)
In-System Programmability — Yes (ISP via JTAG)
JTAG Interface — IEEE Std. 1149.1
Package Type — 208-BFQFP Exposed Pad
Number of I/O Pins — [DATA_NEEDED: user I/O count]
Logic Array Blocks — [DATA_NEEDED: LAB count]
RoHS اسٹیٹس — [DATA_NEEDED: RoHS status]
لائف سائیکل کی حالت — Obsolete (PDN0706, 2007)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں