EPM9560GC280-15 vs EPM9560GC280-20N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560GC280-15 بذریعہ Altera اور EPM9560GC280-20N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560GC280-15 EPM9560GC280-20N
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete NRND
Family MAX 9000 MAX 9000
Device Type EE PLD (CMOS EEPROM-based CPLD) CPLD (Complex Programmable Logic Device)
Macro Cells 560 —
Typical Gates 12,000 —
Maximum Operating Frequency 117.6 MHz —
Propagation Delay (tpd) 15 ns (speed grade -15) —
Propagation Delay (alternate datasheet figure) 16.6 ns —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
Operating Temperature (Commercial) 0C to +70C —
Package Type CPGA-280 (Ceramic Pin Grid Array, 280 pins) —
ماؤنٹنگ ٹائپ Through-Hole —
Programmability In-System Programmable (ISP) via JTAG IEEE 1149.1 —
Technology CMOS EEPROM, 0.5 um process (MAX third-gen) CMOS EEPROM-based
Architecture Multiple Array MatriX (MAX) Multiple Array MatriX (MAX), 3rd generation
RoHS اسٹیٹس Non-compliant (ceramic CPGA, contains lead) [DATA_NEEDED]
لائف سائیکل کی حالت Obsolete (legacy Altera MAX 9000 family) —
Usable Gates — 6,000 to 12,000
Macrocells — 560
User I/O Pins — 212
Pin-to-Pin Delay (tPD) — 20 ns
Maximum Counter Frequency — 144 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V
I/O Voltage — 3.3 V or 5 V (configurable)
In-System Programmability — Yes (5.0-V ISP via IEEE 1149.1 JTAG)
پیکیج — 280-pin CPGA (Ceramic Pin Grid Array)
Configuration Memory — EEPROM (non-volatile, instant-on)
PCI Compliance — Yes
آپریٹنگ درجہ حرارت — [DATA_NEEDED: industrial/commercial grade]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں