EPM9560GC280-20 vs EPM9320GC280-20 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560GC280-20 بذریعہ Altera اور EPM9320GC280-20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560GC280-20 EPM9320GC280-20
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 12,000 6000 (approx.)
Macrocells 560 320
Maximum User I/O 212 —
Pin-to-Pin Delay 20 ns (speed grade -20) —
Counter Frequency (max) 100 MHz —
Supply Voltage (VCCINT) 4.75 V to 5.25 V (5.0 V nominal) —
I/O Voltage 3.3 V or 5.0 V configurable —
Process Technology CMOS EEPROM —
پیکیج 280-pin CPGA (Ceramic Pin Grid Array) 280-pin Ceramic Pin Grid Array (CPGA)
آپریٹنگ درجہ حرارت [DATA_NEEDED: commercial/industrial/military grade] [DATA_NEEDED: operating temperature grade]
In-System Programming Yes, via IEEE 1149.1 JTAG —
ماؤنٹنگ ٹائپ Through-Hole (CPGA socket) Through-Hole (PGA socket)
RoHS اسٹیٹس [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant] unknown
Logic Array Blocks (LABs) — 20 (16 macrocells each, typical for MAX 9000)
Maximum Operating Frequency — 100 MHz (internal counter)
Propagation Delay (tpd) — 23 ns (approx., -20 speed grade)
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Technology — CMOS EEPROM
In-System Programmability — Yes (5.0-V ISP via JTAG)
JTAG Support — IEEE Std. 1149.1 compliant
Configuration Memory — EEPROM (non-volatile, instant-on)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں