EPM9560RC208-15 vs EPM9560ARC208-10N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM9560RC208-15 بذریعہ Altera اور EPM9560ARC208-10N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM9560RC208-15 | EPM9560ARC208-10N |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | MAX 9000 | MAX 9000 |
| Device Type | EEPROM-based Complex Programmable Logic Device (CPLD) | — |
| Usable Gates | 12,000 gates | 12,000 |
| Macro Cells | 560 macro cells | — |
| Pin-to-Pin Delay | 15 ns | 10 ns |
| Counter Speed | 117.6 MHz | — |
| سپلائی وولٹیج | 5.0 V | 5 V |
| Configuration Technology | EEPROM (non-volatile) | — |
| In-System Programmability | Yes, via IEEE Std. 1149.1 JTAG | Yes (JTAG ISP) |
| پیکیج | 208-pin RQFP (Power Quad Flat Pack) | 208-pin RQFP (PowerQuad II) |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | 0 C to +70 C (commercial) |
| Number of I/O Pins | [DATA_NEEDED: number of I/O pins] | — |
| Logic Array Blocks | [DATA_NEEDED: number of logic array blocks] | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status] | Compliant (N suffix) |
| Speed Grade | -15 (15 ns pin-to-pin) | -10 |
| Architecture | Third-generation Multiple Array MatriX (MAX) | — |
| Macrocells | — | 560 |
| User I/O Pins | — | 153 |
| Internal Counter Frequency | — | 144.9 MHz |
| Technology | — | CMOS EEPROM |
| Configuration Memory | — | EEPROM (non-volatile) |
| Logic Array Blocks (LABs) | — | 20 |
| Lead Finish | — | [DATA_NEEDED: lead finish] |
| MSL لیول | — | [DATA_NEEDED: MSL level] |