EPM9560RC208-19 vs EPM9560RC208-15 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560RC208-19 بذریعہ Altera اور EPM9560RC208-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560RC208-19 EPM9560RC208-15
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Device Family MAX 9000 —
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Flip-Flops 772 —
User I/O Pins 149 —
Propagation Delay (tPD) 19 ns —
Maximum Frequency [DATA_NEEDED: fMAX] —
Supply Voltage (VCCINT) 5.0 V —
I/O Voltage Tolerance 3.3 V / 5 V —
In-System Programmability Yes (IEEE 1149.1 JTAG) Yes, via IEEE Std. 1149.1 JTAG
Technology CMOS EEPROM —
پیکیج RQFP-208 (208-pin PQFP) 208-pin RQFP (Power Quad Flat Pack)
JEDEC Package Code S-PQFP-G208 —
آپریٹنگ درجہ حرارت [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: operating temperature range]
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
سپلائی وولٹیج — 5.0 V
Configuration Technology — EEPROM (non-volatile)
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Speed Grade — -15 (15 ns pin-to-pin)
Architecture — Third-generation Multiple Array MatriX (MAX)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں