EPM9560RC208-7 vs EPM9560RC208-15 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560RC208-7 بذریعہ Altera اور EPM9560RC208-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560RC208-7 EPM9560RC208-15
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت NRND Obsolete
Family MAX 9000 MAX 9000
Device Type EPLD / CPLD EEPROM-based Complex Programmable Logic Device (CPLD)
Usable Gates 560 12,000 gates
Macrocells 16 —
Logic Array Blocks (LABs) 4 —
User I/O Pins 208 —
Pin-to-Pin Delay (tPD) 7 ns (speed grade -7) —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX value] —
Supply Voltage (VCCINT) 5.0 V —
Supply Voltage (VCCIO) 5.0 V (TTL) or 3.3 V (LVCMOS with level translator) —
Process Technology 0.65 um CMOS EEPROM —
Configuration Memory Non-volatile on-chip EEPROM (no boot PROM required) —
Programming Interface JTAG (IEEE 1149.1) + Altera ISP —
پیکیج 208-pin Power Quad Flat Pack (RQFP-208) 208-pin RQFP (Power Quad Flat Pack)
آپریٹنگ درجہ حرارت 0C to +70C (commercial) / -40C to +85C (industrial) [DATA_NEEDED: operating temperature range]
Output Drive Current 160 mA DC sink per pin —
RoHS اسٹیٹس Compliant (ROHS3 per distributor listing) [DATA_NEEDED: RoHS status]
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
سپلائی وولٹیج — 5.0 V
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
ماؤنٹنگ ٹائپ — Surface Mount
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Speed Grade — -15 (15 ns pin-to-pin)
Architecture — Third-generation Multiple Array MatriX (MAX)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں