EPM9560RI208-10N vs EPM9320RI208-20N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560RI208-10N بذریعہ Altera اور EPM9320RI208-20N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560RI208-10N EPM9320RI208-20N
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete NRND
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Architecture CMOS EEPROM-based Multiple Array MatriX (MAX) —
Usable Gates 12,000 —
Macro Cells 560 —
Register Bits 12,160 —
User I/Os 212 —
Pin-to-Pin Delay 10 ns (speed grade -10) —
Maximum Frequency 100 MHz to 125 MHz —
سپلائی وولٹیج 5 V —
پیکیج 208-pin RQFP (PQFP) 208-pin PQFP (Plastic Quad Flat Pack)
آپریٹنگ درجہ حرارت -40C to +85C (Industrial grade, "RI" suffix) —
Programming Method In-system via IEEE 1149.1 (JTAG) —
MSL لیول 3 (168 Hours) —
RoHS اسٹیٹس ROHS3 Compliant (per fpgalink) [DATA_NEEDED: RoHS status]
Configuration Memory On-chip EEPROM (non-volatile) EEPROM (non-volatile)
Device Family — MAX 9000 (EPM9320)
Logic Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macrocells — 320
Flip-Flops — 484
Propagation Delay (tPD) — 20 ns
Supply Voltage (VCC) — 5.0 V
I/O Voltage Tolerance — 3.3 V or 5 V configurable
Package Lead Pitch — 0.500 mm
Number of Terminals — 208
آپریٹنگ درجہ حرارت رینج — -40C to +85C (Industrial)
In-System Programmability — Yes, 5.0 V ISP via JTAG
JTAG Interface — IEEE Std. 1149.1 compliant
Dedicated Input Pins — 4 (low-skew global distribution)
Minimum DC Input on I/O Pins — -0.5 V
Minimum DC Input on Dedicated Inputs — -0.3 V
Input Undershoot/ Overshoot — -2.0 V / 7.0 V for <20 ns (no-load)
ماؤنٹنگ ٹائپ — Surface Mount

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں