2ED21064S06JXUMA1 vs 2ED21084S06JXUMA1 So sánh
So sánh chi tiết song song của 2ED21064S06JXUMA1 bằng Infineon và 2ED21084S06JXUMA1 bằng Infineon. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Infineon
2ED21064S06JXUMA1 - 650V 0.7A Half-Bridge Gate Driver | Infineon
2ED21064S06JXUMA1 ✓ Hoạt độngInfineon
2ED21084S06JXUMA1 - 650V 0.7A Half-Bridge Gate Driver | Infineon
2ED21084S06JXUMA1 ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | 2ED21064S06JXUMA1 | 2ED21084S06JXUMA1 |
|---|---|---|
| Thương hiệu | Infineon | Infineon |
| Danh mục | Power MOSFET Drivers | Power MOSFET Drivers |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Chức năng | High-Side and Low-Side Gate Driver | Half-bridge gate driver |
| Configuration | Half-Bridge (2 outputs, non-inverting) | — |
| Cấu trúc | High-Side, Low-Side with integrated bootstrap diode | Half-bridge (high-side + low-side) |
| Maximum Offset / Boot Voltage | 650 V | — |
| Supply Voltage (VCC) | 10 V to 20 V | — |
| Source Current (typical) | 0.29 A | 0.29 A |
| Sink Current (typical) | 0.7 A | 0.7 A |
| Rise Time (typical) | [DATA_NEEDED: rise time] | — |
| Fall Time (typical) | [DATA_NEEDED: fall time] | — |
| Propagation Delay (typical) | 100 ns | — |
| Channel-to-Channel Delay Match | [DATA_NEEDED: channel-to-channel delay match] | — |
| Under-Voltage Lockout | Yes (both channels) | — |
| Bootstrap Diode | Integrated | Integrated |
| Input Logic Compatibility | 3.3 V / 5 V CMOS | — |
| Nhiệt độ hoạt động | -40C to +125C | -40C to +125C |
| Hộp | PG-DSO-14 (14-pin SOIC) | PG-DSO-14-49 (14-pin wide-body SOIC) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Cấp MSL | [DATA_NEEDED: MSL level] | 3 |
| Trạng thái RoHS | ROHS3 Compliant | Compliant |
| Negative Gate Drive Robustness | -0.7 V | — |
| High-side Offset Voltage (max) | — | 650 V |
| VCC Supply Voltage | — | 10 V to 20 V |
| Propagation Delay Rise (typical) | — | 100 ns |
| Propagation Delay Fall (typical) | — | 35 ns |
| Input Logic | — | Non-inverting (HIN/LIN) |
| UVLO (VCC) | — | [DATA_NEEDED: VCC UVLO threshold] |
| UVLO (VBS) | — | [DATA_NEEDED: VBS UVLO threshold] |