EP1810GI-45 vs EP1810GM883 So sánh

So sánh chi tiết song song của EP1810GI-45 bằng Altera và EP1810GM883 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810GI-45 EP1810GM883
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Device Type UV Erasable Programmable Logic Device (EPLD) UV-Erasable Programmable Logic Device (EPLD)
Family Altera Classic EPLD Classic EPLD (EP1810 series)
Macrocells 24 48
Flip-Flops 48 —
Propagation Delay (tpd) 45 ns 45 ns (max)
Speed Grade -45 —
Technology CMOS —
Package Type Ceramic Pin Grid Array with UV window —
Số chân 68 —
Kiểu lắp đặt Through-Hole Through-Hole (PGA socket)
Programmable Yes (UV-erasable, electrically programmable) —
Trạng thái RoHS Non-compliant (ceramic PGA) [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data]
Lead-Free No [DATA_NEEDED: military 883B screened parts commonly use SnPb finish]
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] -55C to +125C (MIL-STD-883 Class B)
Điện áp cung cấp [DATA_NEEDED: VCC range] —
Dedicated Inputs — 12
User I/O Pins — 48
Total Terminals — 68
Global Clocks — 4
Supply Voltage (Vcc) — 4.5 V to 5.5 V (nominal 5 V)
Maximum Toggle Frequency (fmax) — [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade]
Process Technology — CMOS, UV-erasable
Hộp — 68-Pin Ceramic Pin Grid Array (PGA)
Screening — MIL-STD-883 Class B (suffix '883' denotes MIL processing)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá