EP1810JC-35 vs EP1810JI-35 So sánh

So sánh chi tiết song song của EP1810JC-35 bằng Intel và EP1810JI-35 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810JC-35 EP1810JI-35
Thương hiệu Intel Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Device Family Classic EPLD (EP1810) Classic EPLD
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) —
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) —
Tần số xung maksimum [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS CMOS EPROM (UV-erasable)
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) —
Number of Terminals 68 —
Terminal Form J-Bend —
Khoảng nhiệt độ hoạt động 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) —
Trạng thái RoHS Compliant (per Altera listing) [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC]
Lead-Free Status Lead-free (per distributor listing) —
Kiểu lắp đặt Surface Mount (J-Lead) Through-Hole (J-lead)
Logic Architecture Programmable AND/OR array with macrocell outputs —
Macrocells — 48
Logic Array Blocks — 8 LABs of 16 macrocells
Dedicated Inputs — 48
Pin-to-Pin Propagation Delay (tPD) — 35 ns
Speed Grade — -35
Hộp — 28-pin JLCC (J-leaded ceramic, windowed)
Nhiệt độ hoạt động — -40C to +85C (Industrial)
Điện áp cung cấp — 5 V (typical classic EPLD)
Programmability — UV-erase, windowed for lab reprogram
Cấp MSL — [DATA_NEEDED: MSL rating]
Programming Interface — JEDEC fuse file via legacy programmer

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá