EP1810LC-30 vs EP1810LC-20 So sánh
So sánh chi tiết song song của EP1810LC-30 bằng Altera và EP1810LC-20 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810LC-30 | EP1810LC-20 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera Classic EPLD | Classic EPLD |
| Macrocells | 48 | 48 |
| Flip-Flops | 48 (one per macrocell) | — |
| Speed Grade (tPD) | 30 ns | — |
| Điện áp cung cấp | 5 V (typical) | 5 V (4.75 V to 5.25 V) |
| Technology | CMOS, low-power (LC) | CMOS EPROM |
| Hộp | JLCC-68 (68-pin J-Lead ceramic chip carrier) | 68-pin PLCC |
| Programming | Device programmer or JTAG | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: temperature grade] | 0C to +70C (commercial) |
| Standby Current | [DATA_NEEDED: ICC standby] | — |
| Số lượng chân | 68 | — |
| Number of I/O Pins | [DATA_NEEDED: I/O count] | — |
| Logic Blocks | 48 macrocells | — |
| Trạng thái RoHS | unknown (legacy ceramic package) | [DATA_NEEDED: rohs status] |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 900 |
| Maximum Operating Frequency | — | 50 MHz |
| Propagation Delay (tPD) | — | 20 ns |
| Programmability | — | UV-Erasable / OTP |
| Dedicated Inputs | — | 12 |
| Package Suffix | — | LC (PLCC, windowed for UV erase on L variant) |
| Speed Grade | — | 20 ns (commercial) |
| Kiểu lắp đặt | — | Surface Mount |