EP1810LC-45 vs EP1810JC-25 So sánh

So sánh chi tiết song song của EP1810LC-45 bằng Rochester Electronics và EP1810JC-25 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810LC-45 EP1810JC-25
Thương hiệu Rochester Electronics Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family Altera Classic EPLD Altera/Intel Classic EPLD (EP1810 series)
Device Type EPLD (Erasable Programmable Logic Device) —
Usable Gates 900 —
Macro Cells 48 —
Maximum Inputs 64 —
Maximum Outputs 48 —
Logic Array Blocks 4 —
Propagation Delay (tpd) 45 ns —
Maximum Operating Frequency 22.2 MHz —
Supply Voltage (Vcc) 5 V (±5%) —
Process Technology 5 V CMOS EPROM —
Hộp 68-pin PLCC (J-lead) 28-pin ceramic DIP (J) with quartz window
Nhiệt độ hoạt động 0 °C to +70 °C (commercial) -40 °C to 85 °C (industrial, per distributor listings)
Kiểu lắp đặt Surface Mount (PLCC socket compatible) Through-hole
Trạng thái RoHS [DATA_NEEDED: RoHS status of Rochester-sourced part] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free finish] —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Macrocells — 48
Propagation Delay (tPD) — 25 ns
Maximum Toggle Frequency — [DATA_NEEDED: max fMAX]
Input Lines — 60 (including I/O)
I/O Lines — 48
Dedicated Inputs — 12
External Clock Inputs — 4
Supply Voltage (VCC) — 4.75 V to 5.25 V
Technology — CMOS, UV-erasable (windowed ceramic DIP)
Erasure Method — UV light (windowed package)
Trạng thái vòng đời — NRND (Not Recommended for New Designs)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá